MOS器件的閾值電壓定義及分析

MOS器件的閾值電壓

1、閾值電壓V_T

所謂MOS器件的閥值電壓，是指器件的漏源剛好導(dǎo)通時(shí)的柵電壓。這實(shí)際上要滿足Si表面達(dá)到強(qiáng)反型條件，即表面勢(shì)。MOS閾值電壓。那么究竟要加多大的柵電壓才能滿足強(qiáng)反型條件呢？如果源極接地，這里的柵電壓就是指柵源電壓VGS。

由前面的分析知道，一個(gè)實(shí)際的MOS器件要達(dá)到強(qiáng)反型，首先要建立平帶條件。必須在柵極上加一個(gè)電壓，以抵消由于功函數(shù)差及有效表面電荷對(duì)能帶的影響，使能帶變平。這個(gè)平帶電壓，由（1-18）與（1-20）兩式之和給出，即：

在平帶的基礎(chǔ)上，還必須再在柵上施加一個(gè)電壓，以達(dá)到強(qiáng)反型條件，這個(gè)電壓（1-1）式給出：

這里，

所以，

稱為本征閥電壓，即理想MOS器件的閾值電壓。為空間電荷區(qū)中單位面積的電荷量。MOS閾值電壓。對(duì)于N型材料，為正值，對(duì)于P型材料，為負(fù)值。

將（1-21）和（1-22）兩式相加，即得到MOS器件的閾值電壓的表達(dá)式：

（1-23）式是通過(guò)分析N溝道MOS系統(tǒng)得來(lái)的，但它是一個(gè)普遍公式，也適合于P道MOS器件。對(duì)于不同的材料，閥值電壓式中各個(gè)因素取值的正負(fù)是不同的，可歸納于表1-2中。

由表可見(jiàn)，對(duì)于N型襯底的P溝道MOS器件（1-23）式中四項(xiàng)符號(hào)一致（一般小于零），可以理解為四項(xiàng)取絕對(duì)值相加，并在和數(shù)之前加負(fù)號(hào)。因此N型襯底總是做出增強(qiáng)型器件，其閥值電壓VT是負(fù)的。而對(duì)于N溝道MOS器件，由于P型襯底的，所以有可能出現(xiàn)下面的情況，即：

在這一情況下，閥值電壓為負(fù)值，說(shuō)明溝道已經(jīng)形成，成為耗盡型器件。在生產(chǎn)N溝道增強(qiáng)型MOS晶體管時(shí)，往往容易出現(xiàn)表面耗盡，所以必須采取有效措施，例如襯底的電阻率一定要取得很低（一般至少在以下），在工藝中盡量降低氧化層中的有效正電荷密度，使上述不等式的不等號(hào)換向，即：

這樣才能得到VT為正值的N溝道增強(qiáng)型器件。

對(duì)于增強(qiáng)型器件，閾值電壓總是隨氧化層厚度增加而增加，對(duì)耗盡型器件，實(shí)際碰到的情況，也是如此。

下面舉例說(shuō)明有關(guān)閥值電壓中各項(xiàng)的典型數(shù)據(jù)。MOS閾值電壓。常見(jiàn)P溝道MOS器件的閾值電壓為-4V，N型襯底的摻雜濃度約為氧化層厚度根據(jù)上面數(shù)據(jù)，先查圖1-10得再查圖1-18得，然后算得

從該例子可看到一般P溝道MOS晶體管的閱值電壓主要由三項(xiàng)決定?？梢?jiàn)襯底電阻率的選擇及工藝上對(duì)的控制是決定閥值電壓的重要因素。

2、短溝道效應(yīng)對(duì)VT的影響

上面我們?cè)趯?dǎo)出VT的公式時(shí)，所考慮MOS晶體管的溝道是），漏、源擴(kuò)散區(qū)耗盡層對(duì)VT的影響就不能再被忽略了。一般說(shuō)來(lái)，短溝道MOS晶體管的VT要比與溝道MOS晶體管的VT小。在短溝道的情況，VT不僅與襯底濃度N及有關(guān)，而且還與溝道長(zhǎng)度L和漏、源擴(kuò)散區(qū)的結(jié)深有關(guān)，圖1-15表示MOS晶體管VT與溝道長(zhǎng)度L的實(shí)驗(yàn)關(guān)系曲線?？梢?jiàn)，溝道愈短，VT減小的速率愈快。造成這種影響的原因在于溝道耗盡層中電離雜質(zhì)電荷密度對(duì)VT的貢獻(xiàn)減小了。MOS閾值電壓。在長(zhǎng)溝道的情況下，可以認(rèn)為在溝道L下面的全部都對(duì)VT有貢獻(xiàn)，而在短溝道的情況下，由于溝道兩端的源、漏擴(kuò)散區(qū)對(duì)溝道內(nèi)靜電勢(shì)分布的影響增強(qiáng)，源漏擴(kuò)散區(qū)中耗盡層電離雜質(zhì)電荷的電力線，將有一部分終止在溝道下面的耗盡區(qū)，如圖1-16所示。這樣，就削弱了對(duì)VT的貢獻(xiàn)。也可以認(rèn)為溝道下面耗盡區(qū)電離雜質(zhì)減少了，故使VT減小。

理論計(jì)算，短溝道MOS晶體管的閥值電壓Vr為：

其中為源漏擴(kuò)散區(qū)的擴(kuò)散深度，L為溝道長(zhǎng)度，為耗盡區(qū)的寬度。從（1-25）式可見(jiàn)，要減弱短溝道MOS品體管溝道長(zhǎng)度對(duì)VT的影響，必須減小漏、源擴(kuò)散區(qū)的結(jié)深

，或增大襯底雜質(zhì)濃度N。

3、背面柵數(shù)應(yīng)對(duì)VT的影響

MOS晶體管作為單管使用時(shí)，它的源和襯底連接在一起，共同接地。但當(dāng)MOS晶體管構(gòu)成電路時(shí)，有些管子的源和村底不直接相連，例如在

襯底和源極之間加上一定的偏置電壓Vas。如圖1-17所示。

當(dāng)源極與襯底之間加偏壓后，使源擴(kuò)散區(qū)和襯底之間的PN結(jié)處于反向偏置。這樣，溝道要受到襯底偏置電壓的調(diào)制。這種效應(yīng)通常稱為“背面柵”效應(yīng)，或“襯底偏置效應(yīng)”。

從圖1-17中看到，反向偏置電壓是通過(guò)源極加在溝道和襯底之間的，因?yàn)闇系朗呛鼙〉?，可看作為單邊突變PN結(jié)的N⁺區(qū)，反向偏置的結(jié)果會(huì)使溝道和襯底間的耗盡層向襯底內(nèi)部展寬，耗盡層中的電荷增多。由于要保持MOS系統(tǒng)的電中型條件，必定會(huì)減少溝道中的電子電荷，使溝道變得更薄。MOS閾值電壓。如果要維持原來(lái)的溝道寬度，就必須在柵極上積累更多的正電荷，以平衡耗盡層中增加的負(fù)電荷。這就意味著要增加閥值電壓

溝道變薄，甚至消失。這就說(shuō)明，偏置電壓的絕對(duì)值越大，閥值電壓的增加量也越大。圖1-18表示溝道隨變化的情況。其中（a）為溝道未受到調(diào)制；（b）為

的大小，可以從閥值電壓的表示式求得。由于源極和襯底加了反向偏置電壓以后，能帶的彎曲程度愈甚，空間電荷區(qū)中的電荷密度增加，其數(shù)量由下式給出：

于是閥值電壓的表達(dá)式可改為：

將（1-27）式減去（1-23）式，得到：

如果是P溝道MOS管，當(dāng)襯底與源極之間存在偏壓時(shí)，如圖1-17（b）的情況，閥值電壓的增量為：

根據(jù)以上分析知道：

對(duì)于N溝道MOS晶體管，因?yàn)?img src="/userfiles/images/2020/10/22/2020102216255866.png" title="image.png" alt="image.png"/>所以得到對(duì)于P溝從（1-28）、（1-29）兩式表明，與襯底濃度和偏置電壓的大小有密切關(guān)系。如圖1-19所示。道MOS晶體管，因?yàn)?img src="/userfiles/images/2020/10/22/2020102216255245.png" title="image.png" alt="image.png"/>所以得到

在工程計(jì)算中，為了方便起見(jiàn)，閥值電壓的增量往往采用近似表達(dá)式：

式中的為襯底偏置效應(yīng)常數(shù)，它隨襯底摻雜濃度而變化，其典型值為：對(duì)于N溝道MOS晶體管，對(duì)于P溝道MOS晶體管，最后，還得對(duì)VT著重說(shuō)明一點(diǎn)，上面所說(shuō)的MOS器件的閾值電壓閥值電壓VT，正好是形成溝道時(shí)的柵電壓，與管子的幾何尺寸無(wú)關(guān)。MOS閾值電壓。但在生產(chǎn)實(shí)際中，VT往往定為漏源電流為時(shí)所施加的柵電壓，這和上面講到的不完全一樣。因?yàn)?img src="/userfiles/images/2020/10/22/2020102216431767.png" title="image.png" alt="image.png"/>時(shí)定出的閥值電壓往往還在一定程度上依賴幾何尺寸，所以生產(chǎn)中測(cè)出來(lái)的閥電壓，要比上面所講的閥電壓大些。